技術(shù)指導(dǎo)：阻抗設(shè)計(jì)基本知識(shí)
更新時(shí)間：2024-12-12 18:23 
17321
1
文檔錯(cuò)誤過時(shí),
我要反饋
更新時(shí)間：2024-12-12 18:23
17321
1
17321
1
文檔錯(cuò)誤過時(shí),
目前常見的特性阻抗分為：單端阻抗、差分阻抗、共面阻抗等。
單端阻抗(single ended impedance)：指單根信號(hào)線測得的阻抗 。
差分阻抗(differential impedance)：指差分驅(qū)動(dòng)時(shí)在兩條等寬等間距的傳輸線中測試到的阻抗。
共面阻抗(coplanar impedance)：指信號(hào)線在其周圍GND/VCC(信號(hào)線到其兩側(cè)GND/VCC間距相等)之間傳輸時(shí)所測試到的阻抗。
互動(dòng)評論
1
登錄
或
注冊
后才可以留言哦！
客戶(6***1A) 2023-08-15 11:36:52
0
學(xué)習(xí)了共面阻抗
用戶熱搜
- PCB幫助文檔
- SMT幫助文檔
- 鋼網(wǎng)幫助文檔
- PCB討論
- SMT討論
- 鋼網(wǎng)討論
- 設(shè)計(jì)優(yōu)化：狹窄板邊中間鉆孔易斷裂
- 設(shè)計(jì)優(yōu)化：工藝邊與定位孔添加規(guī)范
- 嘉立創(chuàng)阻抗計(jì)算神器使用說明
- PCB助焊層與阻焊層區(qū)別
- 如何刪除取消了的訂單【PCB訂單列表 --1.刪除訂單】！
- 技術(shù)指導(dǎo)：PADS輸出Gerber文件步驟
- 技術(shù)指導(dǎo)：BGA設(shè)計(jì)規(guī)則
- 嘉立創(chuàng)怎么拼版_嘉立創(chuàng)拼版操作指南
- 設(shè)計(jì)優(yōu)化：V割板邊懸空位過長易斷
- 設(shè)計(jì)優(yōu)化：如何避免一端相連斷板